Connect with us

Noticias

Progreso de la especificación PCIe 6.0 ahora en versión final, velocidades de transferencia de datos de hasta 128 GB / s

blank

Published

blank

PCI-SIG reveló a principios de esta semana que la especificación PCIe 6.0 ha alcanzado las etapas de Borrador Final, un paso importante y muy necesario que muestra la finalización de la tecnología PCIe Gen 6. Cualquier SoC actual que cumpla con las especificaciones de la versión 0.9 ahora será accesible para las nuevas versiones 1.0. La única incertidumbre es qué aplicaciones necesitan actualizar y prepararse para la tecnología PCIe 6.0.

Estándar PCIe 6.0 casi finalizado, alcanza un ancho de banda de hasta 128 GB / s

PCIe 6.0 está en la lista para aumentar las tasas de transferencia de datos a 64 GT / s por pin, que es un aumento de las velocidades de PCIe 5.0 de 32 GT / s. La nueva tecnología seguirá siendo compatible con cualquier hardware existente. PCIe ahora podrá realizar transferencias de datos de 128 Gb / s en todas las direcciones en la interfaz x16.

Synopsys planea lanzar la primera solución IP completa PCI Express 6.0 en el tercer trimestre de 2021, duplica el rendimiento de la especificación PCIe 5.0

Hay cinco puntos de control principales que las especificaciones de PCI Express deben cumplir: concepto, primer borrador, borrador completo, borrador final y, por último, final. La versión 0.7 de PCIe Gen 6 fue el borrador completo, que apareció hace menos de un año, lo que permitió a las grandes corporaciones y los principales desarrolladores de tecnología, como Synopsys, comenzar a utilizar el «controlador IP y PHY de PCIe 6.0 en silicio». La versión Final Draft de PCIe 6.0 (versión 0.9), permitió a los miembros de PCI-SIG revisar los nuevos estándares no solo para patentes sino también para propiedades intelectuales. A partir de ese momento, PCI Express no permitió ningún cambio.

blank

Los fabricantes y desarrolladores que utilizan PCIe Gen 6 versión 1.0 tuvieron que crear estándares específicos para poder alcanzar tasas de transferencia de datos tan altas. Se esperaba que las empresas «adoptaran modulación de amplitud de pulso con cuatro niveles (PAM-4) o señalización, que también se utiliza para tecnologías de red de alta gama como InfiniBand, así como memoria GDDR6X». PCIe 6.0 muestra la corrección de errores de reenvío (FEC) con latencias mínimas para que pueda permitir no solo altas tasas de datos, sino que también siga siendo extremadamente eficiente.

blank

Los únicos obstáculos para los desarrolladores ahora son tanto los costos como las preocupaciones. PAM-4 es un esfuerzo costoso cuando se trata tanto del tamaño de la matriz como de la potencia, lo que hará que los fabricantes reduzcan los costos que eran accesibles para ajustarse a la tecnología PCIe 6.0 más reciente. No está claro qué tan pronto los consumidores verán los desarrollos que utilizan el sistema PCIe Gen 6, lo que hará que los desarrolladores encuentren una solución asequible especialmente.

Click to comment

Leave a Reply

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *